PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-267599

(43)Date of publication of application: 15.10.1993

(51)Int.CI.

H01L 21/28 H01L 21/3205

(21)Application number: 04-063865

19.03.1992

(71)Applicant: SHARP CORP


(72)Inventor: SATO SHINICHI


(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

(22)Date of filing:

PURPOSE: To eliminate the transition region of the concentration of N-type impurity and P-type impurity in polycide. CONSTITUTION: In the formation of a polycide layer to be a gate electrode, polysilicon in a boundary part is removed by photoetching process after the deposition of polysilicon 5 and silicide 7 is deposited so that the boundary part is composed of only silicide 7. Consequently, the area of the boundary part between N-channel MOS transistor region A and P-channel MOS transistor region B can be reduced so that the chip size of CMOS integrated circuit can be reduced to a large extent.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-267599

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl. ⁵ H 0 1 L	27/092	識別記号				庁内整理番号		FΙ		技術表示箇所				
	21/28 21/3205		3 0	1	D	7738—4M								
						7342—4M 7735—4M		HOIL	27/ 08 21/ 88 審査請求		321 請求	Q	7 2 (全 4	1 頁)
(21)出願番号	1	特顯平	4-6	386	5			(71)出願人			L.1			
(22)出顧日	平成4年(1992)3月19日								ブ株式会 大阪市阿		長池町	22番22号	}	
							(72)発明者	大阪府	一 大阪市阿 株式会社		長池町	22番22号	きシ	
								(74)代理人	、弁理士	野河	信太郎			

(54)【発明の名称】 半導体装置及びその製造方法


(57)【要約】

(修正有)

【目的】 ポリサイド中のN型不純物とP型不純物の濃度の遷移領域を無くすこと。

【構成】 ゲート電極となるポリサイド層の形成において、ポリシリコン5堆積後、境界部分のポリシリコンをフォトーエッチ工程により除去した後、シリサイド7を堆積することで上記境界部分をシリサイド7のみとする。

【効果】 NチャンネルMOSトランジスタ領域AとPチャンネルMOSトランジスタ領域Bの境界部分の面積を縮小できるため、CMOS集積回路のチップサイズを大幅に縮小できる。



【特許請求の範囲】

【請求項1】 ポリシリコン膜とシリサイド膜の2層構 造からなるポリサイドのゲート電極を、NチャンネルM OSトランジスタ領域とPチャンネルMOSトランジス タ領域のそれぞれに形成してなるCMOSトランジスタ 集積回路において、

NチャンネルMOSトランジスタのゲート電極となるポ リサイドのポリシリコン膜として形成されるN型ポリシ リコン膜と、PチャンネルMOSトランジスタのゲート 電極となるポリサイドのポリシリコン膜として形成され 10 るP型ポリシリコン膜と、NチャンネルMOSトランジ スタ領域とPチャンネルMOSトランジスタ領域の境界 部分を横切るシリサイド膜のみの配線からなる配線部分 とを備えた半導体装置。

【請求項2】 ポリシリコン膜とシリサイドの2層構造 からなるポリサイドのゲート電極を、NチャンネルMO Sトランジスタ領域とPチャンネルMOSトランジスタ 領域のそれぞに形成してMOSトランジスタ集積回路を 作製するに際して、

半導体基板上にゲート酸化膜を介してポリシリコン層を 20 形成し、NチャンネルMOSトランジスタ領域とPチャ ンネルMOSトランジスタ領域の境界部分のポリシリコ ンを除去し、その後、除去部分を含む半導体基板上にシ リサイドを積層し、しかる後、NチャンネルMOSトラ ンジスタ領域のポリシリコン層にはN型不純物を注入 し、一方、PチャンネルMOSトランジスタ領域のポリ シリコン層にはP型不純物を注入することからなる半導 体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置及びその製造 方法に関し、更に詳しくはポリシリコン膜とシリサイド 膜の2層構造からなるゲート電極を有するCMOSトラ ンジスタ及びその製造方法に関するものである。

[0002]

【従来の技術】従来技術では、図3に示すようにNチャ ンネルMOSトランジスタ領域AとPチャンネルMOS トランジスタ領域Bの境界部分Cを横切る、ポリシリコ ン膜11とWSi膜12からなるポリサイド配線におい て、境界部分Cを横切る配線部分13においても他の部 40 分と同様にポリシリコンとシリサイドの2層構造として いた。

[0003]

【発明が解決しようとする課題】従来技術では、Nチャ ンネルMOSトランジスタ領域AとPチャンネルMOS トランジスタ領域Bの境界部分Cを横切るポリサイド配 線においてもポリシリコンとシリサイドの2層構造とし ており、ポリサイド層の各領域A, Bに導入されるN型 及びP型不純物がポリシリコン膜11とWSiのシリサ イド膜12の界面13を介して通常のポリシリコン膜中 50 法である。

の拡散速度以上の速度で拡散するため境界部分Cでポリ サイド中のN型不純物 (N*) とP型不純物 (P*)の 濃度の遷移領域が大きくなるという問題点があった。

2

[0004]

【課題を解決するための手段及び作用】この発明は、ポ リシリコン膜とシリサイド膜の2層構造からなるポリサ イドのゲート電極を、NチャンネルMOSトランジスタ 領域とPチャンネルMOSトランジスタ領域のそれぞれ に形成してなるCMOSトランジスタ集積回路におい て、NチャンネルMOSトランジスタのゲート電極とな るポリサイドのポリシリコン膜として形成されるN型ポ リシリコン膜と、PチャンネルMOSトランジスタのゲ ート電極となるポリサイドのポリシリコン膜として形成 されるP型ポリシリコン膜と、NチャンネルMOSトラ ンジスタ領域とPチャンネルMOSトランジスタ領域の 境界部分を横切るシリサイド膜のみの配線からなる配線 部分とを備えた半導体装置である。

【0005】すなわち、CMOSトランジスタ集積回路 において、ポリサイドをゲート電極に用いており、Nチ ャンネルMOSトランジスタのゲート電極となるポリサ イドのポリシリコンをN型ポリシリコン属とし、Pチャ ンネルMOSトランジスタのゲート電極となるポリサイ ドのポリシリコンをP型ポリシリコン層とした構造で、 NチャンネルMOSトランジスタ領域と P型チャンネル MOSトランジスタ領域の境界13を横切るポリサイド 配線を、境界13を横切る配線部分をシリサイドのみの 配線としたものである。

【0006】また、この発明は、別の観点から、ポリシ リコン膜とシリサイドの2層構造からなるポリサイドの 30 ゲート電極を、NチャンネルMOSトランジスタ領域と PチャンネルMOSトランジスタ領域のそれぞに形成し てMOSトランジスタ集積回路を作製するに際して、半 導体基板上にゲート酸化膜を介してポリシリコン層を形 成し、NチャンネルMOSトランジスタ領域とPチャン ネルMOSトランジスタ領域の境界部分のポリシリコン を除去し、その後、除去部分を含む半導体基板上にシリ サイドを積層し、しかる後、NチャンネルMOSトラン ジスタ領域のポリシリコン層にはN型不純物を注入し、 一方、PチャンネルMOSトランジスタ領域のポリシリ コン層にはP型不純物を注入することからなる半導体装 置の製造方法である。

【0007】すなわち、上記装置を得るために、ゲート 電極となるポリサイド層の形成において、ポリシリコン 堆積後上記境界13のポリシリコンをフォトーエッチエ 程により除去し、その後、シリサイドを堆積することに より、境界13をシリサイドのみとした後、Nチャンネ ルMOSトランジスタ領域のポリシリコンにはN型不純 物を、PチャンネルMOSトランジスタ領域のポリシリ コンにはP型不純物を導入することを特徴とする製造方

3

【0008】要するに、この発明では、ゲート電極となるポリサイド層の形成において、ポリシリコン堆積後、境界部分のポリシリコンをフォトーエッチ工程により除去した後、シリサイドを堆積することで上記境界部分をシリサイドのみとすることにより、上記境界部分におけるポリシリコンとシリサイドの界面部を介しての交互の不純物の拡散を無くすことができる。

【0009】そのため、本発明では、ポリサイドを用いたゲート電極において、ポリサイド中のN型不純物とP型不純物の濃度の遷移領域がないことから、Nチャンネ 10ルMOSトランジスタ領域とPチャンネルMOSトランジスタ領域の境界部分の面積を縮小できるため、CMOS集積回路のチップサイズを大幅に縮小できる。

[0010]

【実施例】以下、この発明の一実施例について説明する。まず、図1において、P型Si基板1中に低濃度のN型ウェル2を形成し、続いて、NチャンネルMOSトランジスタ領域AとPチャンネルMOSトランジスタ領域Bの境界部分Cとなる領域に、素子分離部3を形成し、ゲート絶縁膜4を形成した後、ポリシリコン層5を 201000Å堆積する。

【0011】続いて、図1に示すように、境界部分Cのポリシリコンを例えば、幅Wにわたり除去して開口6を形成し、素子分離部3を露出させる。この除去は、通常のフォトリングラフィ及びエッチングを用いて行われる。その後、開口6を含むSi基板1上にWSi層7を1000Å積層する(図2参照)。

【0012】次に、ポリサイド層に不純物を注入する。すなわち、フォトリソグラフィによりPチャンネルトランジスタ領域Bをレジスト(図示せず)で覆い、Nチャ 30ンネルMOSトランジスタ領域Aにリンイオンを1×10¹⁶ions/cm²注入し、レジストを除去した後、続いて、同様にフォトリソグラフィにより領域Aをレジスト(図示せず)で覆い、領域Bにボロンイオンを1×10¹⁶ions/cm²注入する。この際、領域Aにおけるポリシリコン層5aにはN型不純物が添加されており、領域Bにおけ

るポリシリコン層5bにはP型不純物が添加されている。

【0013】その後、領域AでWSi層7とポリシリコン層5 a、及び領域BでWSi層7とポリシリコン層5 bをエッチングによりパターン形成して、各領域A、Bにそれぞれポリシリコンとシリサイドの2層構造のゲート電極を形成する。このように、本実施例では、境界部分CをWSiのシリサイド膜7のみとすることにより、領域Aにおけるポリサイド層7、5 a中のリンイオンと、領域Bにおけるポリサイド層7、5 b中のボロンイオンの、両領域A、Bの界面を介しての濃度の遷移領域が無くなり、これにより境界部分Cの面積を縮小できる。CMOS集積回路のチップサイズを大幅に縮小できる。

[0014]

【発明の効果】以上のようにこの発明では、ポリサイドを用いたゲート電極を形成する際に、ポリサイド中のN型不純物とP型不純物の濃度の遷移領域がないことから、NチャンネルMOSトランジスタ領域とPチャンネルMOSトランジスタ領域の境界部分の面積を縮小できるため、CMOS集積回路のチップサイズを大幅に縮小できる効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例における製造工程の第1ステップを示す構成説明図である。

【図2】上記実施例における製造工程の第2ステップを示す構成説明図である。


【図3】従来例の製造方法を示す構成説明図である。 【符号の説明】

30 1 P型Si基板
4 ゲート酸化膜
5 ポリシリコン属
5 a, 5 b ポリシリコン膜

7 WSi膜

A NチャンネルMOSトランジスタ領域 B PチャンネルMOSトランジスタ領域

【図1】



[図2]

